一亩三分地论坛

 找回密码
 获取更多干货,去instant注册!

扫码关注一亩三分地公众号
查看: 618|回复: 4
收起左侧

[其他] 有没有学长学姐可以指导下你们硕士阶段vlsi学些什么啊?

[复制链接] |试试Instant~ |关注本帖
william_gong 发表于 2014-2-19 16:09:34 | 显示全部楼层 |阅读模式

注册一亩三分地论坛,查看更多干货!

您需要 登录 才可以下载或查看,没有帐号?获取更多干货,去instant注册!

x
本人大三,现在想提前找些vlsi相关的书开始看起来,希望有过来人能指点一二,谢谢啦
hhx821982 发表于 2014-2-19 23:27:29 | 显示全部楼层
VLSI/ASIC前端用verilog设计,调用standard cell生成logic circuit分析,后端用OOP与脚本语言做verification。Standard cell的设计基于CMOS 设计pull-up&pull-down network,学校里用cadence较多。此外,对CMOS的power,timing与area的分析也需要掌握。可以先从Digital CMOS看起,同时不断提高相应编程能力
回复 支持 反对

使用道具 举报

liuzhe0320 发表于 2014-2-20 03:06:42 | 显示全部楼层

verification不是后端。后端一般是指physical design,从synthesis到place&route
回复 支持 反对

使用道具 举报

liuzhe0320 发表于 2014-2-20 03:07:05 | 显示全部楼层
hhx821982 发表于 2014-2-19 23:27 . 涓浜-涓夊垎-鍦帮紝鐙鍙戝竷
VLSI/ASIC前端用verilog设计,调用standard cell生成logic circuit分析,后端用OOP与脚本语言做verificatio ...

verification也以verilog/system verilog居多
回复 支持 反对

使用道具 举报

zapstart 发表于 2014-2-20 03:12:54 | 显示全部楼层
理论知识研究生会学,现在就是玩玩FPGA,写写简单verilog,学习C++以及一门脚本语言perl/python coursera上有C++和python课 不过lz现在拿到ad没?这么早就学
回复 支持 反对

使用道具 举报

本版积分规则

请点这里访问我们的新网站:一亩三分地Instant.

Instant搜索更强大,不扣积分,内容组织的更好更整洁!目前仍在beta版本,努力完善中!反馈请点这里

关闭

一亩三分地推荐上一条 /5 下一条

手机版|小黑屋|一亩三分地论坛声明 ( 沪ICP备11015994号 )

custom counter

GMT+8, 2016-12-6 20:45

Powered by Discuz! X3

© 2001-2013 Comsenz Inc. Design By HUXTeam

快速回复 返回顶部 返回列表