📣 VIP通行证夏日特惠 限时立减$68
12
返回列表 发新帖
楼主: tc1220
跳转到指定楼层
上一主题 下一主题
收起左侧

[专业/学校/教授] 很疑惑,digital VLSI究竟学什么的?是不是也是需要算法的啊?

🔗
wzf1943 2012-6-10 19:09:12 | 只看该作者
全局:
clould365 发表于 2012-6-10 16:37 -baidu 1point3acres
我现在的状态是0.本科大三 微电子1.对模拟cmos刚刚刚刚刚刚入点门  2.对信号处理 fourier &wavelet 感兴趣 ...

申EE或者CE吧。如果是MS的化
回复

使用道具 举报

🔗
idfdcy 2012-6-13 08:28:34 | 只看该作者
全局:
模拟的话没兴趣很难学下去,不读PHD还是别考虑了。混合信号就是模拟的进一步,搞filter,ADC,DAC的,当然还有FPGA之类的数字部分。对于数字,你要知道verilog仅仅是最简单的一部分,仅占15%。会构架和算法才是数字牛人。。。当然,要你读个MS掌握这么多不现实,所以专注于verilog,构架和算法的等你工作了慢慢体会学习吧

评分

参与人数 1大米 +20 收起 理由
sd403005 + 20 数字出来可以去做软件吗

查看全部评分

回复

使用道具 举报

🔗
vlsi2012 2012-6-22 12:31:31 | 只看该作者
全局:
喜欢模电,但现在只是MS。看来还是暂时偏重ASIC/VLSI IC 比较现实一些。
回复

使用道具 举报

🔗
liuzhe0320 2012-6-23 05:59:07 | 只看该作者
全局:
idfdcy 发表于 2012-6-13 08:28
模拟的话没兴趣很难学下去,不读PHD还是别考虑了。混合信号就是模拟的进一步,搞filter,ADC,DAC的,当然还有 ...

15%是怎么算出来的?
专注于verilog而不管其他的东西很难找到工作。一个完整的数字系统设计,无论是asic还是full custom,都和其他工程问题一样,从具体需求开始设计状态机然后blablablabla实现,verilog只是最后实现过程中的一部分要用到的工具而已。

从我面试的经验来看,没有遇到过纯粹考verilog细节的题目。大多数时候面试官都随便我用什么方法实现,状态机也好,直接画电路也好,c/c++/verilog也好。如果要用verilog,也可以不注重语法,写成pseudo code,什么端口、变量定义都无所谓,但是时序要对。
回复

使用道具 举报

🔗
流心 2012-6-24 00:35:34 | 只看该作者
全局:
baseband神马的都是RF设计需要的吧,ASIC我是做过了一遍,很简单的16位机,把CPU的架构了解的很熟了。数电学起来相对简单,模电相对难。数电专注的就是各种算法,DSP。
回复

使用道具 举报

🔗
idfdcy 2012-6-24 09:12:59 | 只看该作者
全局:
liuzhe0320 发表于 2012-6-23 05:59
15%是怎么算出来的?
专注于verilog而不管其他的东西很难找到工作。一个完整的数字系统设计,无论是asic ...
. 1point3acres
15%只是一个比喻诶。。。要表达的意思你自己不也说出来了,verilog仅是一个工具,还需要锻炼别的方面。
回复

使用道具 举报

🔗
zkwang 2014-10-15 10:48:10 | 只看该作者
全局:
william_gong 发表于 2012-6-9 07:16
求大神指教啊…需要哪些课给 vlsi打基础?
.1point3acres
我的感觉对于VLSI前端来说主要系统、算法(当然包括DSP的一些算法)吧,verilog只是用来实现的。对后端来说就有些苦了,天天改bug过时序要求。-baidu 1point3acres
. 1point 3 acres
我是做模拟/RF的。。。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册账号
隐私提醒:
  • ☑ 禁止发布广告,拉群,贴个人联系方式:找人请去🔗同学同事飞友,拉群请去🔗拉群结伴,广告请去🔗跳蚤市场,和 🔗租房广告|找室友
  • ☑ 论坛内容在发帖 30 分钟内可以编辑,过后则不能删帖。为防止被骚扰甚至人肉,不要公开留微信等联系方式,如有需求请以论坛私信方式发送。
  • ☑ 干货版块可免费使用 🔗超级匿名:面经(美国面经、中国面经、数科面经、PM面经),抖包袱(美国、中国)和录取汇报、定位选校版
  • ☑ 查阅全站 🔗各种匿名方法

本版积分规则

>
快速回复 返回顶部 返回列表