请教论坛诸位高人关于D flip flop的问题

agenhcx 发表于 2013-1-7 21:15
不过看完您的回复倒是更加坚定的让我认为您的英语貌似也一般，您最后一句话不就是zheng同学说的问题么

...

I do not know it is just me or you also feel it.
I feel that there are too many animals on this forum.

I came to this forum to help people at the first place but started to feel there aren’t many civilized people anyway. I might switch to a forum operated by U.S. people if things get worse.

After all, I am not a pikey and don’t need to prove myself to any animals. Actually, I’d rather wash my dear Acura rather than waste a single sec on an animal. To keep in touch, check the email address I sent to your forum inbox. I would regret a lot if I lose contacts with a gentleman.

zheng18552 发表于 2013-1-21 04:47
I do not know it is just me or you also feel it.
I feel that there are too many animals on this f ...

哈哈，本animal给大acura车主跪了。
请你别走啊，你这俩回帖是我在这个论坛看到最好玩的了。去老外的论坛擦车多没劲，还是在中文论坛秀讴歌比较值！

agenhcx 发表于 2013-1-5 02:02
谢谢回答！

setup,c-q, hold实际上是不是就是制约了clock的频率呢？

楼主貌似对FF或者说数字逻辑理解貌似还欠妥 Setup time 或者hold time 起源在于实际电路对于clk端的变化不可能做出瞬时相应 所以需要规定在edge到来之前和之后保证数据输入端稳定 以避免输出端的误翻转 对于已经设计完成的电路 setup 和hold time可以认为是个定值 取决于某些path上的晶体管开关速率

至于setup violation和hold violation 简单一点的讲法就是 setup violation是 在FF之间的组合逻辑过慢 当下一个clk edge 到来之前 组合逻辑链无法完成全部翻转 以至于接下来的FF无法latch到正确的值 对于setup violation 降低频率可以解决 或者允许的情况 将组合逻辑门链拆分开

hold violation在于FF之间的组合逻辑过快 以至于path 中的下一个FF还没有完全latch当前组合逻辑的值 组合逻辑的变化就已经传播过来 解决办法是在组合逻辑中添加反相器链来增加延时 需要注意的是 一旦已经流片的芯片发现hold violation的话 是没法后期补救的 所以通常hold violation更加危险

至于你说的如何鉴定一个DFF设计的好于坏 建议你搜索下t-aperture，一般是hold timepoint - setup timepoint, 这个时间长度决定了DFF在多么大的一个窗口会进入不稳态

zzqjx 发表于 2013-3-19 14:06
楼主貌似对FF或者说数字逻辑理解貌似还欠妥 Setup time 或者hold time 起源在于实际电路对于clk端的变化不 ...

感谢回复。我的疑惑之处就在于比如hold time是取决于哪些管子的开关速率呢？比如simulation的时候测出来hold time是0，到底可信不可信呢？

您说的那个t-aperture试着搜了一下没有搜到，不过您已经讲得非常清楚了。谢谢回复

agenhcx 发表于 2013-3-19 15:24
感谢回复。我的疑惑之处就在于比如hold time是取决于哪些管子的开关速率呢？比如simulation的时候测出来h ...

取决于具体你得DFF到底是个神马结构... 如果是主从级的DFF的话 考虑下主级需要多快能将主从级之间的节点充放电
个人认为 不太现实... setup time可以是负的 可以google HLFF这种脉冲型的flipflop 但是hold time 是0或者负的...恕我孤陋寡闻 没听说过

zzqjx 发表于 2013-3-19 16:03
取决于具体你得DFF到底是个神马结构... 如果是主从级的DFF的话 考虑下主级需要多快能将主从级之间的节点充 ...

http://www.edn.com/design/analog ... setup-and-hold-time