仅限中秋节!Offer多多半年通行证立减$50! 点击查看详情
查看: 1836|回复: 1
收起左侧

[找工就业] 巨硬硬件组面经+timeline

|只看干货
本楼: 👍   0% (0)
 
 
0% (0)   👎
全局: 👍   87% (7)
 
 
12% (1)    👎

2019(1-3月)-EE硕士+fresh grad 无实习或全职 | 校园招聘会|Everywhere else 电路/电子/半导体类全职@Microsoft

注册一亩三分地论坛,查看更多干货!

您需要 登录 才可以下载或查看附件。没有帐号?注册账号

x
看到地里有大佬发硬件方向的面经也来分享一下Microsoft的面经。。。
是9月的时候在学校的career fair投的简历,12月初收到的电面通知,约了一个星期之内电面。电面主要是architecture和logic design的问题。Architecture主要问了pipeline和cache的基础知识,logic design问了好几个小问题,“设计一个bit count的gate-level logic"之类的,当时我给的解答不是比较poewr comsuming,面试官挺友好的让我继续想,最后找到了最优解。之后简单聊了聊简历。

三个星期之后去onsite,一共面了三轮,一轮architecture,一轮logic design,一轮verification。
Architecture基本是adv computer architecture课上的内容,从pipeline问起,各种hazard;主要问branch predictor(画了好几个bp的FSM),recover的各种方法,给了几个branch叫我用一个合适的bp去预测;prefetch的size怎么决定;还有一些边边角角的问题。
Logic design问了一个设计incoming edge detector;之后又问了一个pipeline里buffer设计。
Verification因为我说了正在上相关的课,问的比较基础,就问了基本的UVM的概念,coverage的概念,checker的复用;画了一个简历里的design课的project的block diagram问我具体怎么verify的,用的软件,有没有遇到过这样那样的问题(比如output unknown怎么处理,inferred latch之类的)。

大概一个星期以后又面了一轮behavioral,电话聊聊天。

希望对大家有帮助,硬件的小伙伴都能拿到心仪的offer!


上一篇:有没有脸家内部人员来解惑一波
下一篇:硬件实习面筋贴,纪念这学期跪了的第四个面试
Jessica2016 2019-4-5 12:35:36 | 显示全部楼层
本楼: 👍   0% (0)
 
 
0% (0)   👎
全局: 👍   100% (45)
 
 
0% (0)    👎
请问楼主可以分享一下“设计一个bit count的gate-level logic" 你给出的最优解嘛?谢谢!
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册账号
隐私提醒:
  • ☑ 禁止发布广告,拉群,贴个人联系方式:找人请去🔗同学同事飞友,拉群请去🔗拉群结伴,广告请去🔗跳蚤市场,和 🔗租房广告|找室友
  • ☑ 论坛内容在发帖 30 分钟内可以编辑,过后则不能删帖。为防止被骚扰甚至人肉,不要公开留微信等联系方式,如有需求请以论坛私信方式发送。
  • ☑ 干货版块可免费使用 🔗超级匿名:面经(美国面经、中国面经、数科面经、PM面经),抖包袱(美国、中国)和录取汇报、定位选校版
  • ☑ 查阅全站 🔗各种匿名方法

本版积分规则

>
快速回复 返回顶部 返回列表