ASIC/FPGA Design/Verification 面经

本渣经历了漫长的找工季，终于结束这种浑浑噩噩的状态了。在这期间，地里那些励志前辈的面经对我帮助很大，所以我今天也来做一点点微小的贡献。
首先硬件这个东西，学的比谁都多，活干的比谁都累，工资还很一般，至少是对于new graduate，但是基于种种原因，不少人还是依旧坚守在硬件行业。
对于找工作来说，以我的经验，前期可能需要一到两个月复习整个VLSI的各种知识，因为结合我面试的经验，很多东西要么学校不教，要么老早就忘记了。然后正式开始投简历，找内推的话，三个月到半年应该足够。

下面首先贴一下ASIC的skill tree，这是结合zhihu上某位apple大神以及综合个人经验整理而成的。


整个找工季，我其实主要还是自己在海投,官网啊，Linkedln,indeed等，高峰期，一天大概10-15个。但是海投一个是回应慢，一般都是起码过一个多月才会回复；另一个是回复少，当然这中间原因比较多，实力和运气都有，比如个人简历的撰写，投的时间啊，等等等等。这里吐槽AMD 每次都是半夜一两点给我发拒信，神经病!!!!!!
再就是内推，这是一个很奇特的途径，很多职位，其实最开始都是组里人找熟人去面试，一来放心，二来质量稍微有保证；有时候甚至职位还没有po到官网，这个职位就已经被内部消化了，我最后从的offer就是这种情况。所以还在找工作的各位，networking很重要，我这方面水平不行，就不铺开写了。

下面就详细说说面经好了。
因为我后来在学校外面学习了Sysmtem和UVM的课，所以我design/verification都在投，也都有接到面试。

• D公司，ASIC design岗位，在湾区，熟人内推；一轮1h电面，一大半问design，一小半问verification；onsite了 7轮，每轮半小时到45分钟的样子；最后给了offer，从了。
  

   电面 : Seq & combinational logic, FF, Metastablity，CDC，OOP，Interface/modport，fork join
Onsite：1 UVM Project

您好！
本帖隐藏的内容需要积分高于 188 才可浏览
您当前积分为 0。
使用VIP即刻解锁阅读权限或查看其他获取积分的方式

游客，您好！
本帖隐藏的内容需要积分高于 188 才可浏览
您当前积分为 0。
VIP即刻解锁阅读权限 或 查看其他获取积分的方式
Unlock interview details and practice with AI
Curated Interview Questions from Top Companies

ed,依旧在湾区，manager发的帖子，直接投给了他；因为当时着急找工作，投完才发现是个senior的岗位，但是manager和他手下一个员工给我两轮电面后，还是决定让我去onsite，可惜我表现非常糟糕，是我整个面试中给我最大打击的一次。

      电面：就是过简历，问的很基本的问题；

   Onsite：一来就开始笔试一个半小时；freq-divider by 2；count clk edges; FSM; STA; RS232等等
             然后才是两人一组面试；本来有大概4轮，第一轮还凑合，问了简历上的projects，然后问了其他相关的技术问题，asy-reset and removal；
             第二轮上来就让我写一个串口的verilog，我其实从来没有接触过FPGA的这个方面，所以就懵逼在那里，然后他也很尴尬，再后来就聊天，过简历；
             面完等下一轮的时候，HR小姐姐说你今天的面试结束了，我送你出去吧，手动微笑。。。

这就是我大概主要的面试经历以及个人经验了，希望还在硬件坑的朋友们，坚持就是胜利！

大神好厉害，马上读研的同方向小白一枚，可以留个联系方式嘛

楼主你觉得面verification岗位算法重要吗？

D 公司和H公司是啥？

感謝您的分享