硬體 Start-up: FPGA design engineer

獵頭找來的Start-Up
專門做 Server 用的存儲單元

面試的職位是 FPGA designer

問題大多數是 Verilog related
1. Sequence detector, 除了FSM也要寫出RTL code
2. 如何

您好！
本帖隐藏的内容需要积分高于 188 才可浏览
您当前积分为 0。
使用VIP即刻解锁阅读权限或查看其他获取积分的方式

游客，您好！
本帖隐藏的内容需要积分高于 188 才可浏览
您当前积分为 0。
VIP即刻解锁阅读权限 或 查看其他获取积分的方式
Unlock interview details and practice with AI
Curated Interview Questions from Top Companies

重點應該是要可以當場把 RTL 寫出來, 其他的問題比較基礎, 會考察對 flash memory 的了解, 但不是很多

谢谢分享！