Apple 急招若干design verification engineer

Apple 硬件组急招若干design verification engineer - media and neural engines 各个level都可以 主要写UVM 简历可直接推给manager


简历可发到

您好！
本帖隐藏的内容需要积分高于 10 才可浏览
您当前积分为 0。
使用VIP即刻解锁阅读权限或查看其他获取积分的方式

游客，您好！
本帖隐藏的内容需要积分高于 10 才可浏览
您当前积分为 0。
VIP即刻解锁阅读权限 或 查看其他获取积分的方式
Unlock interview details and practice with AI
Curated Interview Questions from Top Companies

去年面了这个职位，neural engine 的DV engineer，面的都挺好。最后问manager将来能不能转到 design engineer，然后就挂了。。

血泪般的教训啊，当年还是太年轻。提醒广大想去apple的同胞，apple是一个管理、体系比较strict的公司，面试的时候一定要表现出极大的热情和兴趣，而且有且只对这一个职位，其他职位一点兴趣都没有！

感谢楼主提供机会！简历已发送至邮箱，请查收，yix**18@gmail.com

fivefiveabc 发表于 2019-4-30 11:00
去年面了这个职位，neural engine 的DV engineer，面的都挺好。最后问manager将来能不能转到 design engine ...

你好 能分享点面经吗

kc0421 发表于 2019-9-23 02:07
你好 能分享点面经吗

我是new grad，电面就问了我sync 和 async FIFO 的design, 问的很细，虽然是电话面试，基本把Verilog怎么写都问出来了，followup 就是会问我还有哪些不同的设计方法，其实网上查资料都有，具体的优劣也有，就是记得apple会问得很细，所以很多问题一定要自己抠得细一些。听说new grad不会对UVM有要求，但是experienced好像会问得很细

fivefiveabc 发表于 2019-9-23 02:15
我是new grad，电面就问了我sync 和 async FIFO 的design, 问的很细，虽然是电话面试，基本把Verilog怎么 ...

是的  我是exp 基本就在问UVM 和SV coding

请问还招人吗