北美EE芯片求职：Digital Design 和 Design Verification 的区别

在美国读 EE 相关专业的同学，早晚都会面对一个问题：到底该选择芯片设计（Design）还是芯片验证（DV / Verification）？网上的讨论很多，但大多数没有说清 Design 和 DV 的区别，更没有说清楚里面的坑。这篇文章我就把两条路的优势和劣势都说清楚，结论放在最后。

先说芯片设计（Design）
芯片设计这条路，乍一看门槛好像不高。需要复习的核心知识点其实就那几样：Computer Architecture、Verilog，还有一些基本的 PPA（Performance, Power, Area）概念。更关键的是，这些东西学校里基本都教过——你在 ECE 或者 CS 的课程里多多少少都接触过，不需要从零开始。
项目方面也相对友好。课程里的 project——比如用 Verilog 实现一个 RISC-V 处理器、做一个 pipeline 设计——这些直接放简历上就可以，不需要特地去找额外的项目来充数。从这个角度来说，Design 的准备成本是比较低的。
但是芯片设计的求职难点在于面试，北美的所有面试都是以现场 coding 做题为主，现在越来越多的公司已经跳过了问简历的步骤，芯片设计的题目和面试的岗位是强相关的，基本没有预测的可能，比如做芯片 security 的组，就会问一些 security 相关的问题，那这些问题如果换成了 clock design 的组，就绝对不会被问到。一般情况来说，只有在正好你的课上或者自己的学习过程中，做过类似的 project，才有可能比较顺畅的把题目做出来，这也就是为什么很多同学去面试 Digital Design 但是可以拿到 offer 的同学却寥寥无几，尤其是 Apple 这种大厂，几乎上岸的都是 DV。

再说芯片验证（Verification）
Verification 这条路，第一眼看起来是真的吓人——需要准备的东西多得离谱。Computer Architecture 是基础、Verilog 要会、SystemVerilog 要熟、UVM 框架要懂、C++ 要能写、LeetCode 要刷、Python 要掌握，还有各种 DV 特有的方案题和场景题……
更麻烦的是，学校里基本没有专门教 Verification 的课程。对于 Design，几乎所有学校的 ECE 项目都有对应的课，但 Verification 相关的内容在大多数学校的课程里几乎是空白的。这意味着如果你想走 DV 这条路，绝大部分知识都要靠自学。
这里有个很重要的坑：如果方向没把握准，很容易花了大量时间学了一堆面试根本不考的东西，反而把真正重要的知识点给忽略了。DV 自学的资料良莠不齐，学偏的话，付出的时间成本可能比准备 Design 还要高，却没有对应的回报。
但是——如果方向准确，DV 面试有一个 Design 完全不具备的优势：题目重复率极高。DV 面试考的那些东西，不同公司、不同组之间的重叠度相当高。UVM 的各个 phase 怎么用、SystemVerilog 里的 constraint 怎么写、coverage 怎么定义、常见的验证方案题——这些内容基本是有固定范围的，而且我们是有题库可以刷的。
只要你按照正确的方向复习到位，走进一场 DV 面试，你会发现 70% 甚至 80% 的题目都在你的复习范围之内，很多甚至就是原题。在这种情况下，面试其实已经变成了一件"只要准备充分就能过"的事，运气成分大大降低，个人的努力能够得到更直接的回报。
而且从另外一个角度来想，因为几乎没有学校教 DV，所以很多同学自然就不把 DV 作为自己找工作的一个选项，即使想试试，一般也就是随便用 Design 的简历来试试，很多情况下根本不抱任何希望，这样来说，其实这个赛道上，真正有竞争力的人要远远低于你的想象。

还有一个维度：岗位数量
除了面试难度之外，岗位数量也是找工作时一个绕不开的现实问题。在美国的半导体行业，DV 的岗位数量是明显多于 Design 的。原因也不复杂：一个芯片从设计完成到最终流片，验证所需要的人力投入是非常大的，验证工程师和设计工程师的比例大约是 1:1 甚至更高。
这意味着在找工作的时候，DV 方向可以投的公司和职位数量本身就更多，拿到 offer 的概率自然也更高。而 Design 的岗位相对稀缺，能招人的位置本来就少，再加上面试难度大，失败的代价也更高——每次没过面试，都意味着少了一个机会，而这个方向的总机会本来就不多。

说到底，核心矛盾在哪？
Design 和 DV 本质上代表两种不同的面试逻辑。Design 是"准备少但考场变量大"，DV 是"准备多但考场可预期"。
Design 的问题在于，你付出了准备的时间，但进了面试室之后，能不能过很大程度上取决于你的过往经历是否碰巧和这个组的需求匹配。一个做过 GPU 相关项目的人，去面 CPU 组可能就很顺；换一个方向去面 display 组，就算技术底子一样好，也可能因为不了解这个 domain 而挂掉。这种不确定性是内建的，不是准备不够的问题。
DV 的问题是前置成本高，而且有很强的信息不对称——如果你不知道该学什么、哪些是重点、哪些是可以跳过的，就很容易在错误的方向上花费大量时间。这也是为什么 DV 这个方向，有些人觉得很好找工作，但也有些人准备了半年依然没有进展——方向的准确性直接决定结果。

结论
在准备方向准确的前提下，DV 在面试难度和工作机会两个维度上，都是远远优于 Design 的。这不是说 Design 不好，或者做 Design 的人不优秀。但如果你的目标是在美国的半导体行业尽快找到一份工作，从投入产出比的角度来看，DV 是更值得考虑的方向。
DV 面试的内容是有规律可循的。只要你把核心知识点逐一攻克——SystemVerilog 语法、UVM 框架的使用、常见验证方案，加上 LeetCode 和 C++——走进面试的时候，你会发现大部分题目是熟悉的。而在 Design 面试里，不管你准备了什么，进了面试室你都不知道面试官会从哪个角度切入，这种不确定性对求职者是非常不友好的。
此外，岗位数量的差距也是实实在在的。DV 的岗位更多，意味着你有更多次尝试的机会，也有更大的容错空间。找工作本来就是一个需要大量投递和尝试的过程，在一个机会更多的方向上，成功的概率自然更高。
当然，DV 的难点是自学成本和信息差。如果你刚开始准备，最重要的事情是弄清楚复习的优先级——哪些是面试必考的核心、哪些是加分项、哪些可以先放一放。把方向搞清楚了，其余的就是时间问题。
Design 的同学也不用气馁，如果你本身有相关的 research 经历或者做过比较有深度的项目，在面试中是有独特竞争力的。只是如果你目前手头没有很强的背景，单纯靠刷题和复习课本来冲 Design 岗位，成功率确实会比 DV 低很多。

原文发布在同芯同行官网：https://tongxintongxing.com

北美学校EE选课经验:


北美公司芯片面试面经:


北美芯片找工作认知：