哥大 EE/CE 数字 IC 方向选课体验分享

哥大 EE/CE 数字 IC 方向选课体验分享
感谢哥大的同学分享

先说个人情况：我是 25 Fall 哥大 EE 专业的 Master 学生，本科阶段接触数字 IC 的内容其实很少，只在一门 FPGA 相关课上学过 Verilog，算是勉强碰过一点 IC design，总体来说这方面经历相当空白。当时是看中芯片行业的爆发和高薪，多方考量后决定往数字 IC 方向转，选了哥大——很大一部分原因是哥大数字 IC 方向的课程设计相对丰富，而且有 65nm 的流片课可选。事后看这个选择还算不错（认识本科背景比我优秀、去了 UCLA 的同学，后来还跟我抱怨简历上项目不如我）。这不是说别的学校不好，只是想给选了哥大又想做数字 IC 的同学一点信心——哥大的数字 IC 其实挺不错的。

选课体系介绍
.--（基于个人经验，就读时间为 25Fall，后续可能有变动，以实际为准）

哥大选课自由度比较高，CE/EE 都能选到很多 IC、AI、CS 相关的课。主要区别在于：CE 对 CS 相关课程的选课优先级比 EE 高，但 CE 有必须完成的必修课 list；EE 则只要求修满 15 学分（5 门）6000 level 的课，相对灵活一些。
. 1point 3acres
官方列举的 IC 相关课程及前置课要求可以在哥大官网查到，Master Student 主要修 4000 level 和 6000 level 的课。是否一定需要满足前置课很大程度取决于教授本人的想法，大部分时候没什么硬性限制，但建议没满足前置要求时提前和教授沟通一下。除了传统 IC 课程，哥大还有不少 6000 level 的 topic 课，很多由业界兼职教授来上，开课不一定稳定，但也时不时会有新 topic 课开出来（希望某天能等到 UVM 相关的课）。

另外很重要的一点：这个项目一共三个学期（1.5 年），前两个学期是 Full Time，每学期至少修 12 学分（4 门课）；最后一个学期是 Part Time，可以只修 1-2 门课，把剩下学分修完就行。也有人通过做 research 把项目拉长到两年，似乎需要第一学期就联系教授，具体操作我不太清楚，但可以作为一个思路提供给有这个想法的同学。哥大是按学分收学费的，如果走这条路需要多修学分，要留意额外的费用。

. 1point3acres个人选课体验与经验分享
说实话，对我这种本科没怎么接触过数字 IC 和相关 EDA 工具、又偏好上"高含金量"（往往也意味着 high workload）课的人来说，workload 不算小，很多时候都在疲于完成作业和考前突击。所以如果想要正常的课程强度、不错的 GPA，或者留出充足时间准备面试，选课一定要慎重。

25 Fall
正所谓选课选得好，年年赛高考。25Fall 是我在哥大最痛苦的一个学期，痛苦的根源主要是下面这几门课：

EECS4321
这门课是所有上过的人都无法忘记的课。如果你第一学期选了它，又同时选了别的重课，这学期注定要在 lab 熬几个通宵（尤其是不熟悉 Cadence 的同学）。内容非常广，从半导体物理讲到晶体管级电路设计、时序电路，再到 Physical Design 和封装，基本都能在《CMOS VLSI Design: A Circuits and Systems Perspective, 4th Edition》里找到对应章节。教授是 Kenneth Shepard，非常聪明、要求也高，课讲得很细但需要课后花大量时间消化。要注意的是他上课不发课件，全靠板书，第一次接触相关知识的同学会很难跟上（语速 + 字迹的原因）。好在他有之前的录播视频放在平台上供反复观看，不过很花时间，尤其到 project 忙的阶段很难兼顾线下课、录播和作业，所以后期课堂上经常人不多。

Workload 上有作业、project、期中、Final。考试题量和难度都不小，尤其 final 卷子据说有半枚硬币那么厚，TA 改卷也很痛苦，不过好处是最后分数会比预想的高一些，有些答案不对甚至有公式也能拿到部分分，整体均分大概是总分的一半多一点，至少 25Fall 是这样。Project 是两人一组纯手工 layout 一个 8-bit 简单处理器，需要自己算晶体管 size（这也是作业的一部分），既费时间在设计上也费时间在画版图上，而且到复杂的地方常规 sizing 方法会失效，很容易卡进度。虽然两人一组，大部分组依然要花很多时间通宵，project 环环相扣，一期没按时完成会拖慢后面所有部分。

总体来说，这门课的 project 不算能直接强化简历的那种（数字芯片设计里几乎没人再手动 sizing 和 layout，除了少量 customize 的 standard cell），想拿 A 需要花不少精力（A- 也不轻松）。但如果往 physical design 或 circuit design 方向发展，课上的基础知识很有用。这门课也是哥大流片课的前置课，教授可能会参考这门课的成绩来选拔，想上流片课的同学要提前有心理准备。

CSEE4823
这门课的"名气"不在课程本身，而在教授 Mingoo Seok 很有特色的教学方式（之后 EECS6321 也是他上）——上过的人都会有印象，因为他会从第一排开始传话筒让同学念 PPT。课程内容是数字电路设计的基础知识，没上过相关课的同学可以来补一下，知识点面试也常考。

课程作业分为 In Class Lab（课上 coding，翘课要选好时间）、两个 homework（发得早但 ddl 分别卡在期中和期末考前，据说是帮大家复习）、Midterm 和 Final Exam（这门课让人印象深刻的原因不是难，是教授只给一份十年前的期末卷做参考，实际考试题型和内容基本对不上，再加上不告知考试范围、课件极简风，大家都很头疼怎么复习）。此外还有一个 Individual Project，做一个 64-tap 的 FIR 滤波器（上一届是 group project 做同样内容，不确定以后形式会不会变）。Project 给分非常宽松，按照评分标准做基本就是满分，现在有 LLM 辅助的话完成起来也快，想加分可以自己多加点功能，第一次接触的同学建议好好研究他的 tcl 脚本。

给分整体非常宽松，正常完成作业、正常考试基本都有 A-（据说均分以上给 A-，那一届有人期末只考 2 分最后也拿了 B+），想拿 A 需要考试认真一点，但也不算很难。

ELEN4312
这是一门 Analog 相关课，我选是因为当时听说流片课可能看这门课成绩（不然我这种毫无 analog 慧根的人不会想碰它），后来证明其实不上也没关系。这门课本来是 Peter Kinget 教授上，据说讲得很好，但我们这届他正好休假，导致换了老师、原本带流片课的老师也没了，大家都很纠结要不要选。我们这届老师是 Kinget 之前的学生，讲课思路不太明确，知识点解释也不太好懂，听课挺累，不过 Peter 留下了很详细的手写讲义可以自学弥补。

课业压力偏大，尤其如果同时选了 4321，基本是灾难。包括 7 次 homework、5 次 Lab（在面包板上搭电路测波形，要写 report）、两次 in-class test、一个 final，还有一个 final project（搭建一个两级运放实现指标）。难度中等偏上，如果认真学，考试题和平时作业、sample exam 相似度很高，final 也和往年几乎一样（而且很大一部分和两级运放有关，做过 final project 的话会轻松不少）。

评价是：认真学 A- 不是问题，甚至有希望到 A，资料详细，老师也很 nice，会提供不少复习资料和 review session。但确实很花时间，如果没把握 balance 其他课的作业、又不喜欢 analog，不建议选。

EECS6863
Formal Verification！ 个人认为是性价比非常高的一门课。随着 AI 发展，不少 formal verification 的限制被弥补，相关岗位也在变多，而很少有学校开设这类课程，选这门课对简历会有不小加分。两个教授分别负责 Hardware 和 Software，都是兼职，人非常好（据说帮一个同学内推进了 Google），会在考试后发零食、发卷子时发烤曲奇，也允许因为面试出差延迟交作业。

课业压力不大，前期讲理论（temporal logics、数学建模与验证、BDD 等基础算法），后期是 formal verification 工具使用和基础 SystemVerilog。作业包括三次 homework（不难，像益智游戏，基本能满分）、一次 open book 的 midterm，以及一个要 pre 的 final project。Final Project 主题开放，可以用任意方法验证自己想验证的项目，教授不太在意结果，更鼓励探索 formal verification 的边界以及 AI 如何拓展它的能力，很适合想把 LLM 融入简历的同学。做 final project 之前还有个不计分的小练习（验证同步 FIFO）。给分也非常宽松，基本能到 A- 以上，算是很不错的一门课。

EE6350 VLSI Design Lab（流片课）
这是大家非常关注的哥大流片课，26Spring 开课，但选拔看的是 25Fall 的课程成绩，所以提前写在这里给需要的同学做准备。虽然本人这次没选上，但把当时的选课情况和前置准备分享一下。

Peter Kinget 是这个项目的重要人物，24 年之前很长一段时间都是他在教，选拔也基本看 4321 和 4312 这两门课的成绩；虽然他本身教模拟电路，但也懂一些数字知识，所以 tapeout 项目里模拟和数字流片的都有。25 年他开始休假后由 Mingoo Seok 接手，选拔方式也变了——据说如果没选 4823，其他课全 A+ 也不行；tapeout 项目也变成以数字芯片流片为主（他说自己无法提供模拟流片的支持，这点算是坦诚地告知了能力范围）。这一届可能因为把组数减少、每组人数更多，换取每组更大的芯片面积，项目整体更有趣一些。

而到 26Spring 这一届，又换成了 Harish Krishnaswamy（做 microwave 方向的教授）接手，选拔方式变得更模糊——要求提交 25Fall 成绩单、resume、项目 proposal，以及没满足前置课时的替代课程证明。虽然选课界面显示的前置课依旧是 4321 和 4312（可能只是遗留没改），但实际上没选 analog、4321 只有 B 的同学也有被录取，proposal 也更像个形式，被录取后也不一定做你申请时的项目——合理怀疑主要看的是 GPA 和学校背景，供后面选课的同学做参考。选拔标准很看当届教授的想法，同一教授带的话相对稳定，如果换人建议提前打听，最保险的方式还是保证选课和 IC 强相关、GPA 高。

上课方式是每周一次，有时需要 pre，每组配一个 TA 帮助推进进度。26Spring 这届因为教授是 microwave 方向，他和 TA 对 Digital Tapeout 项目不太熟，整个课程模式和脚本基本继承 Peter 原来的东西，上课内容偏 analog，很多 digital flow 要自学或靠 LLM，好在 TA 比较 nice 会自学后帮忙，也顺带完善了脚本和 flow，据说下一届体验会更好一点（如果还是这位教授带的话）。这门课非常耗时间，经常要泡 lab，除了项目设计本身，组内协作和沟通也很花精力，尤其 spring 期间很多同学重心在找 summer intern 上，容易把活丢给队友或者 ghost，选上的话务必挑靠谱队友，同期其他课也要注意别选 workload 太大的。

补充一点：tapeout 课程持续两个学期，spring 做设计并 sign off 提交 GDS，fall 回片测试并展示芯片。如果无法上 fall 的课是不会被允许进入这个项目的，不过大部分 1.5 年项目的 Master 学生不用担心，除非想提前 summer 毕业。

26 Spring
EECS4340: Computer Hardware Design
今年新开的课，由 Tanvir Ahmed Khan 教授授课（内容不算新，是从原来 EECS4824 迁移过来的，原本教 Computer Architecture，只是换了课程代码）。Fall 也有 Computer Architecture，但内容更偏软件，这门课更关注硬件设计。课程内容基本照搬 Umich 的 EECS470（网上有开源课件、代码和 auto-grader 可参考），两次考试（Mid、Final），几个小 lab，4 个 project，最后一个 project 是设计一个基于 P6 或 R10K 架构的 Out-of-Order CPU，课上要 pre。虽然是 5-6 人一组，依然很花时间，大部分时间在 debug，workload 偏大。好处是网上开源资料多、TA 给力、LLM 也很适合辅助 debug，认真做的话不用担心做不出来。给分比较宽松，想拿 A 需要 project 和考试都做好，尤其考试考得不错基本就能 A。

EECS6321 （更正：这门课是 3 学分）
如果没选上流片课，又想体验一下数字 IC 从前端到后端全流程设计，这门课是个不错的替代。依旧是 Mingoo Seok 教授，风格和 4823 一致——上课要念 PPT，考试参考卷陈旧、不告知具体题型，给分也一样宽松（均分以上基本都有 A-）。个人感觉 PPT 内容偏科研、有很多论文里的设计架构，上课像在参加学术会议，没提前了解会比较累，对求职面试的直接帮助不算很大。

不过 lab 和 project 很有价值：会亲手完成 standard cell 的设计与构建，导入工艺库（如 RefLib）进行后续设计流程，同时用自动布局布线（APR）工具，完整体验从 RTL 设计、逻辑综合、布局布线到最终版图的数字 IC 全流程，实践性很强。这届的最终 individual project 是设计一个 1024-point FFT，要求不多（只要求用 memory compiler 生成 SRAM 并包含在设计里），其余可以自由发挥，想拿捏更高工作频率、低功耗或更小面积也可以往那个方向努力。

CSEE4840: Embedded Systems
这是一门和 FPGA 相关、非常硬核的课，由 Stephen Edwards 教授（要求也比较高）授课。一共三个 Labs 和一个 Final Project（含 Design Review 和 Final Presentation）。Lab 是 2-3 人一组，Final Project 最多 5 人一组。前期相对轻松，lab 难度不大、间隔也长，资料和代码都在教授网站公开。Lab 由 TA 打分，TA 不会深究技术细节，给用 LLM 完成作业留了空间（适合想省时间准备面试的同学）。

但到 Final Project 阶段就不轻松了——教授不反对用 AI 辅助设计，但要求你理解所有设计细节。Design Review 阶段他会对项目进行"拷打"，时长 75-90 分钟不等，回答不上来他也不会给答案，而是继续追问，压迫感很强，很适合练面试心态。Presentation 类似，时长缩短到约 30 分钟，回答不满意的话最后分数会很难看。总体给分不高，workload 偏大，选之前要慎重考虑。

EECS6699
26Spring 选的最后一门是这个 topic 课，内容是 mathematics of deep learning，讲了很多 deep learning 的数学基础，不太懂 deep learning 的话会听得很吃力。好在这门课 100% project based（3-4 人一组），不考课上内容，project 做的是和 deep learning 数学相关的研究（比如各种激活函数、NTK 等如何影响模型输出），方向比较自由，给分也非常宽松，而且是 100+ 人的大课，属于比较 easy 的 A。不过课上要手动签到（计分），之前有人代签，不确定以后会不会改。

没有亲自选修、根据反馈整理的课
• SoC（Fall，Luca） ：据说零基础也容易跟上，对新手友好，给分也不错，是不少同学推荐的入门课。
• PMIC（Fall） ：考试难度相对较低（虽然课上知识点难），project 给分也友好，整体压力不大。
• AIoT（Fall） ：考试以概念理解为主，包含 project，工作量适中，给分不错，适合对 AI 与 IoT 方向感兴趣的同学。
• Hardware Security（Spring） ：硬件安全方向，100% project based。
• Embedded Platform（Spring，Luca） ：同样由 Luca 授课，通常建议（或要求）先修 Fall 的 SoC 课程。

以上就是哥大 EE/CE 数字 IC 方向的选课体验，整体来说哥大在数字 IC 方向的课程设计确实比较丰富，从基础到流片全流程都能覆盖到，但相应地部分核心课 workload 也不小，选课时建议提前规划好节奏，尤其是想同时兼顾流片课准备和面试准备的同学。有问题欢迎评论区讨论。

更多北美芯片选课和找工经验，都在同芯同行社区：
. 1point3acreshttps://tongxintongxing.com