Micron电面

1月底网申Micron的design engineer，现在过了第一轮电面。
电面先和1个HR闲聊了一会，然后问了几个概念性的问题。
1.verilog和system verilog的区别
2.latch 和 flip-flop的区别
3.shift left和shift right操作（回答乘2，除2就行了）
4.介绍下UVM的component
然后有5道要写在纸上的题，面完之后拍张照发她邮箱

您好！
本帖隐藏的内容需要积分高于 88 才可浏览
您当前积分为 0。
使用VIP即刻解锁阅读权限或查看其他获取积分的方式

游客，您好！
本帖隐藏的内容需要积分高于 88 才可浏览
您当前积分为 0。
VIP即刻解锁阅读权限 或 查看其他获取积分的方式
Unlock interview details and practice with AI
Curated Interview Questions from Top Companies

感觉问题比较基础，现在在等第二轮电面

我下周也要店面Micron，请问联系LZ的site是在湾区的那个嘛？

一直很好奇，如果Inverter里面PMOS和NMOS对调，Vin要大于Vout+Vth同时又要小于Vout-Vth，只有Vth是0（耗尽型）的MOS才可能这么搞吧。。。

ghk_harry 发表于 2019-3-2 06:16
一直很好奇，如果Inverter里面PMOS和NMOS对调，Vin要大于Vout+Vth同时又要小于Vout-Vth，只有Vth是0（耗尽 ...

我认为是Vout介于|Vtp|到Vdd-Vtn之间，PMOS传弱0，NMOS传弱1的问题

SAKUYA 发表于 2019-3-3 07:08
我认为是Vout介于|Vtp|到Vdd-Vtn之间，PMOS传弱0，NMOS传弱1的问题

最低能到|Vtp|最高能到Vdd-Vtn，这点是没错。但是中间呢？

ghk_harry 发表于 2019-3-3 12:00
最低能到|Vtp|最高能到Vdd-Vtn，这点是没错。但是中间呢？

中间部分N\PMOS都会工作在饱和区，简单比较一下Vds和Vgs-Vt的大小就知道了