工作一年多，回头看看EE（VLSI）专业ASIC找工作哪些技能更吃香？

同行顶一手！

h030826 发表于 2020/02/19 10:53:22
请问一下lz uvm和formal verification是个什么关系 现在有点模糊。。

没有什么直接关系 UVM 是基于Systemverilog的 simulation test environment. Formal的应用比较杂  可以用来做逻辑一致性或者assertion property的验证 不需要搭testbench和提供stimulus  依赖Eda tools做逻辑的prove

补充内容 (2020-2-18 21:56):
两者算是不同方式的验证手段吧 simulation比较straight forward 可以blackbox验证 flow也成熟 缺点是stimulus 不可能exhaustive, 需要大量random和direct tests 来cover corner cases 需要提供复杂的激励 要自己搭testbench
formal由于是对property（比如一个systemverilog assertion)进行严格的数学证明 eda工具会在对rtl 建模后exhaust所有可能的激励 所以不需要人工给激励 但是太复杂的property难以收敛 需要人为简化或添加constraints. 另外写property也需要对rtl 有更多的理解 (很多assertions都是 RTL designer自己写的 而不是由DV来写）

Verilog，FSM，感觉都是玄学

小小啊啊啊啊 发表于 2020-2-19 13:06
PHD 其实可以尝试找一下research 或者architecture 方向的工作和实习

恩恩，谢谢建议。我是做analog ic的，现在也在纠结要不要自学一下architecture的内容，感觉以后工作回比较好找。我加你好友了，能否私信联系方式讨论。

EE是入行不容易，但是年纪大工作经验足的时候优势特别明显

EE的中年危机比码农的中年危机弱很多

当然了码农入门特别容易。

桑德尔三分 发表于 2020-2-18 11:20
PhD第三年在读，最近在找实习，也正在纠结这件事情，感觉做ASIC方向的现在不少互联网公司都在招，大多要求 ...

层主做analog方向是怎么想起去做DV方向的工作的呢，感觉没必要啊

bablit 发表于 2020/02/19 13:33:14
没有什么直接关系 UVM 是基于Systemverilog的 simulation test environment. ...

十分感谢lz..明天host面 理清概念太有帮助了

za624702496 发表于 2020-2-19 10:50
说实话这个了解也不多诶。有更多的信息可以提供吗？

jd是这样的：

ESSENTIAL DUTIES AND RESPONSIBILITIES:

    Collaborating with Quality Assurance team on establishing standard procedure for fab process and test program changes;
    Driving and addressing any fab process related product problems or concerns as the point of contact in Product and Test Engineering;
    Defining and developing strategies and methodologies to bring leading edge 3D NAND Flash memory to market by meeting stringent DPPM, reliability, and yield requirements;
    Improving group working efficiency by initiation and implementation of automations using various complex software and tools;
    Defining test flow and screens to deliver high quality original equipment manufacturer (OEM)  products meeting DPPM targets;
    Performing Failure Analysis, defining root causes of yield loss, and driving for improvements in the test flow;
    Interfacing with design, process, test, and reliability engineering to solve complex problems;
    Sustaining products with cost reduction and yield improvements.
    Bridging communications between Shanghai team lead/engineers and Milpitas PLCT, as well as supporting interaction with customers.



REQUIRED:

    Current student, pursuing a Master of Ph.D. degree in Electrical Engineering, Physics, Computer Science, or related fields and graduating between December 2020 and June 2021
    Minimum of 3.0 GPA
    Exceptional written and verbal communication skills
    Strong technical skills in area of study
    Interest in HDD, flash, semiconductor, components, nonvolatile memory industry
    Interest in electronics, or analog/digital circuitry
    Proficient in Microsoft Office applications
    Experience using programming languages: C/C++, Python, Perl

个人感觉是查良品率然后反馈给设计组的岗位。我虽然专业也是ASIC，VLSI，FGPA这些，但是申实习实在是没有什么回复，收到了这个的面试还真的不知道该怎么办。。一方面觉得确实也是进入工业的第一步，但是又觉得这种岗位可能会对将来申设计岗位没有什么帮助。所以不知道楼主日常工作中会不会真的和这样的组打交道

多谢楼主啊， 不过楼主两年前那篇文章里人人网的圣经点不开了， 不知道其他地方还有没。感激！

There're DFT, PD etc...