一点点个人求职感受（数电）

    本人是UFL硕士，背景比较弱，也没有拿到很多面试，不过找的工作自己还算满意吧，准备写一下自己的面试经验，对于和我背景差不多的人可以作为一个参考吧。先说一下UFL数电方面的课程吧。如果有人也打算来UFL，而且是数电方向的，可惜参考一下。概括起来说就是这里数电的课又少又水。VLSI 有两个课程分别是VLSI 和Advanced VLSI，其他的电路课程好像都是模电的，所以这两门是必上的，还有CE方向的课程有些也可以上，比如说Reconfigurable computing, 对于找工作比较实用，project比较多。Computer architecture 和 Parallel Architecture 可选可不选，感觉也学不到什么东西，还不如自己去Coursera上面学那个Computer Architecture。这里有一个lab叫CHREC，他们主业是high performance computing 和 用FPGA进行high perfromance computing. 如果你想进这个实验室，Computer architecture和Parallel computer architecture是必选的，而且最好都拿A。其他课就看心情选吧，UFL对于数电找工作有用的课真是少之又少啊。


    我从1月份开始投的简历，总共拿到了4家公司的面试，一家是校园面试，其他都是海投的，全都是硬件：
    Broadcom：
    面了两个组，第一个是Post Silicon Validation，manager直接打电话来问了computer architecture的问题，让我描述一下整个memory hierarchy，感觉我说的不错就直接给on-site。（manager 是标准白人高富帅，为人特爽快）on-site 就点悲剧，由于是人生第一次，没有什么准备，直接被一个印度哥鄙视了，说我不够energetic。 好吧，一个一个说吧，一共六个人，前两个是模电工程师，问了我电路分析（RCL 电路）和二极管，运放的东西，都是很基本的知识，可以说是电子工程的常识吧，我都不知道他们为什么问的那么简单。第三个人是个physical design engineer，问了setup/hold time，写一个matrix multiplication的程序，如何设计一个算法计算whether there is a circle in direct graph， 他看我简历上写了parallel computing 就问我 how to run graph algorithm in parallel? how to parition a graph? 当时真是一问三不知啊，只能瞎猜。面到最后才搞明白那哥们是从synopsys 跳过来的，以前就是设计CAD 算法的。第四个人问了数电的基础知识，AND、OR、MUX gate，又是setup/hold time，然后问我类似智力测试的问题，8个球其中一个比其他的稍微重一点，如何用一个天平在最少的次数里把那个球找出来，还有一个问题是三个水杯分别具有三种不同的容量（8,5,3 ml）如何用这三个杯子匀出两杯4ml的水。这两个问题我当场都没打上来。最后manager 来了，啥也不问，只问了问其他人都问了我什么东西，有什么问题我没答上来，我说有两个智力测试没打上来，然后manager就和我一起做那个智力测试，把其中一个做出来了，然后他就让我问他问题，由于什么也没准备，就问了一些很傻逼的问题，这就不说了吧。
    然后回家等消息，不到一周就被拒了。之后我的资料被另一个组看到了，又开始面试，这回面的更加靠谱一些，全是VLSI的东西，也是我比较喜欢的。 电面问了memory coherence protocol， setup/hold time， interconnetion cross talk effect， miller effect， 64-bit adder/multiplier 等等。印象比较深的是他问在芯片里应该采用什么样的信号驱动两条并行的线（同向变化的信号还是反向变化的信号），其实问的就是miller effect，还问了两条线之间的电容是越大越好，还越小越好（当然是越小越好，但是面试的时候我就抽风了一样回答越大越好），还好比较幸运进入下一轮。第二轮是视频面试代替on-site，一共就三个人，第一个是manager，问了我的project，他对SRAM project比较感兴趣，因为里面涉及了transistor level circuit design。 还问了 how to reduce latency of a path， briefly argue about differences between ARM, MPIS and X86, what is your strengh and weekness? 第二个人问了晶体管各种工作状态和I-V曲线，然后画了一些小电路问我那个晶体管处于什么工作状态，还问了how how to slove setup violation on a path (他想要的答案是intentionally introduce clock skew on the path)然后问我具体如何实现，还问了如何产生相同频率不同占空比的时钟。 第三个人问了我asynchronous FIFO, 并且让我直接用verilog 把那个FIFO写出了，当时就吓尿了，还好刚写了一点点他就说never mind, forget it! 然后开始问电路的问题，包括一些晶体管和RC混合的电路，让我分析最后电容上面的电压是多少，其实就是晶体管给电容充电然后又通过一个电阻回路放电的过程，比较简单。这是所有公司当中的最后一面，发挥也不是很好，面完我已经万念俱灰，准备毕业去加州找工作了，但是没想到拿到offer，有点意外。
    感觉第一个Post-Si面的完全找不到北，根本不知道他们要面什么。第二个算是VLSI design的职位，准备面试的时候看的是Rabaey那本Digital Integrated Circuits--a design perspective, 感觉帮助很大，的别是书里的例子和design techniques, 对于面试很有帮助。第二个manager问我如何降低电路的延时的问题，我完全是按照Rabaey的一个例题回答的，manager听了比较满意。


    Nividia：
    面的是一个verification engineer。 memory controller 组，这个组负责GPU和Tegra 的二级缓存与DRAM之间的memory controller
电面问了1） setup/hlod time； 2）FIFO overflow/underflow； 3）SRAM，DRAM的区别，和设计SRAM、DRAM controller的时候分别要注意什么？在电路设计中，什么时候用FIFO，什么时候用RAM？（用FIFO小而简单，省去了地址逻辑）4）其他的忘了
    on-site：一共6个人，前四个都是印度哥，第一个是HR，问了一些HR该问的废话，比如说什时候毕业，OPT什么时候开始，有没有面其他公司等等。往后都是技术面，第二个人专门问functional verification， 问到了system verilog 基本语法（interface，fork-join, class ... ...），ploymorphism， 还问了如何计算FIFO underflow、overflow, 他还想问UVM，OVM，我说不会就跳过了。第三个人问数字设计，包括很基本的mux，and, or gate, 设计一个 arbiter， setup/hold time 等等，比较简单。第四个是manager，问了一些寄存器晶体管级的电路，我画了一个master-slave passing gate register， 最常见的那种，然后他又问这种电路会涉及到哪些问题，如何确定不同transistor 的尺寸， 还问了一些数字设计，perl的问题，Mealy/Moore Machine 的区别等等。第五个主要问的是软件，C里面的一些基本概念（macro，inline），然后写一个程序来确定链表里是否存在circle，已知链表长度或者未知长度。开始写了一个O(n2)，然后他问能不能更简单，我就用了一个hash table, 简化到O(n)。 之后让我设计一个divide by 3 clock divider， 画出状态机，而且要把门级电路也画出来。第六个人是个很奇怪的家伙，什么也没问，一直在谈这个组都做什么，他在组里做了什么，他觉得什么东西有意等等，然后让我和他一起研究如何优化cache 和 DRAM 之间的 addressing mapping，我当时经过四轮技术面脑子已经不转了，只能以呵呵应对。
    感觉面试的问题都很常规，也都回答上来的，但是最后没有给Offer，verfication职位对systemverilog， UVM，OVM 什么的要求还是比较高, manager 说他们之前也没有用UVM/OVM， 但是在逐渐往那个方向转，可能他们要找有更多软件背景的人。


    NI:
    NI面试比较专注，几轮面试内容都差不多，我面的是Digital Design R&D engineer，说白了就是编写VHDL，用在NI仪器里的FPGA上面，从ADC接受数据，进行收集和信号处理，然后把数据发送到PXI总线上去。所以有FPGA项目经验的人去那里很受欢迎，面试的时候他们也只问我FPGA project。 有一个校园面试，然后去Austin On-site。 由于面试题大同小异，不一一介绍了。概括起来说NI家的digital engineer只问状态机的设计。我被问到了：sequence detector，glue logic between CPU and ADC/DAC, two rail LED， 还有一个忘了。那个two rail LED 被问到了两次，就是设计一个RGB LED controller， 实现两个发光序列，如果输入为0，LED按照序列一循环闪烁（RGBRGBRGB），如果输入为1，LED按照序列二循环闪烁（BGBBGBBGB）。 结题关键点是观察一下两个序列之间的差异，尽量吧状态机优化到最简。以上那些数字设计问题里面涉及到的细节问题包括：mealy/moore 区别，glich, FSM状态位采用one-hot encoding的优缺点，acrossing clock domain synchronizer 包括不同synchronizer的优缺点。他们对 acrossing clock domain 蛮感兴趣。还有的面试官会让你用VHDL把你设计的状态机写出来。
    感觉NI家的数字职位就是写FPGA，主要想做chip level design，所以我基本是去打酱油的。不过NI on-site 很有意思，有很多social的活动，面试完了NI的工程师还会带你去逛Austin，有的校友，还会请你一起吃顿饭。除了技术能力他们可能还要找那种social并且能适应公司文化的人吧。推荐一本书：Contemporary Logic Design, Randy H. Katz,讲的很有用，看了以后数字设计方面的知识是足够了。书里面很多CAD的章节可以直接跳过。   

Marvel:
只拿到一个电面，transivor chip group，第一个问题是describe ASIC design flow， 问我会不会DSP，我说不会，然后问了一堆ASIC synthesis和Design compiler 的命令，比如有两个不同频率的时钟，constrain 文件应该怎么写，synthesis我只懂大概的概念，所以当场就挂了。

感觉面试的问题和职位相关性还是比较大的，最好提前问清楚面的是什么组，然后有针对性的准备。数电基本的知识包括电路分析，数字设计/状态机，verilog/VHDL, 还有问烂了的setup/hold time， FIFO overflow/underflow，VLSI基本知识，一点点C/C++编程的知识。ASIC design flow 和 verfication 对于相关的职位也是需要的，不过我经验也比较少，如果要面处理器组， Computer Architecture 也要懂一些，主要是memory hierarchy。现在网络课程那么普遍，在面试的时候可以充分利用，我在去broadcom之前恶补一上午coursera上面的Fundamentals of Electrial Engineering几堂关于RLC电路和傅里叶分析的课，然后面试的时候就用到了。

希望对数电的同胞能有参考作用，祝大家都能找到心仪的工作:)

NakedKID 发表于 2013-5-16 09:30
呵呵，我简历上面好多project都是瞎编的，自己根本没做，只是看到想投职位对某方面有要求，就写到简历上 ...

虚心请教楼主! 我也遇到同样的情况，就是觉得我做过的project太少了也想这么做然后恶补知识。现在看来这个办法还是可行的（也是无奈之举啊）。想问问楼主，你都是怎么找project的呢？

yuan8265 发表于 2013-5-16 06:41
先膜拜一下LZ，然后是请教。本人也是东部学校的数电专业，课程也很水
我从三月份开始投，零零散散也撒了有 ...

有没有找美国人改过，至少可以改一下语法或者其他小错误，还有纠正一下一些中国的思维惯性什么的

收获颇多，谢谢分享。

多谢lz分享。lz能不能把那个RGBLED的过程说的再详细点，感觉状态机不是很好画啊。。

fxf870201 发表于 2013-5-16 04:06
多谢lz分享。lz能不能把那个RGBLED的过程说的再详细点，感觉状态机不是很好画啊。。

电路有一个输入sel, sel = 1, LED 按照RGBRGB循环闪烁，sel=0, LED跳到BGBBGB循环。要把状态图优化，用最少的状态，挺简单的：）

先膜拜一下LZ，然后是请教。本人也是东部学校的数电专业，课程也很水
我从三月份开始投，零零散散也撒了有100多封简历了，目前为止一点回音都没有，搞的好绝望
所以我在怀疑可能是简历不够过关啊，但是又不知道问题出在哪
所以想请教下楼主，课程比较水的话简历要怎么做一下文章呢，投简历有什么要注意的么

yuan8265 发表于 2013-5-16 06:41
先膜拜一下LZ，然后是请教。本人也是东部学校的数电专业，课程也很水
我从三月份开始投，零零散散也撒了有 ...

呵呵，我简历上面好多project都是瞎编的，自己根本没做，只是看到想投职位对某方面有要求，就写到简历上去了，然后再恶补相关的知识，不过这个方法还是慎用为好啊~~~

NakedKID 发表于 2013-5-16 05:38
电路有一个输入sel, sel = 1, LED 按照RGBRGB循环闪烁，sel=0, LED跳到BGBBGB循环。要把状态图优化，用最 ...

是这样的，我看你主贴上面是sel=0是RGB循环，sel=1是BGBBGBBGB循环。我有一个问题。B状态的话下一个状态应该还是B吧，然后在下一个状态是G。这样的话状态机怎么表示B的下一个状态呢？是输入01然后状态由B变到B，然后输入11状态再由B变到G吗？。。。不知道lz看懂我这逻辑了没？。。。

fxf870201 发表于 2013-5-16 14:46
是这样的，我看你主贴上面是sel=0是RGB循环，sel=1是BGBBGBBGB循环。我有一个问题。B状态的话下一个状态应 ...

相当于有平行的两组序列:
sel=0 -> RGBRGBRGB
sel=1 -> BGBGBGBGB
sel 使得电路在这两个序列间来回切换：
(sel =0)RGBR(sel=1)GBBGBBGB

可能我表述不清楚吧，不过是很简单的数字设计题，别太纠结~~

NakedKID 发表于 2013-5-16 23:35
相当于有平行的两组序列:
sel=0 -> RGBRGBRGB
sel=1 -> BGBGBGBGB

恩，明白了。。lz能否透露下qq，因为我也是这个专业的，交流交流啊。

Cong！求内推