某大厂ASIC Verification 职位下周二面，求一些指导和经验

某大厂的ASIC verification 职位下周VO，跟HR和HM都聊过，划定了tech question的范围主要是
“Test Planning”,"debugging", “Testbench implement”
有相关面试经验的同行，前辈知道这几种类型的考察都包括什么吗，前面的面试中只遇到过给定简单dut设计testbench的情况。

P.S. 因为我背景里面没有UVM相关经验所以不会考察UVM，只考system verilog相关内容。

想起來我上一份工作也是在做硬件FPGA的Verification來着😭️ 都過去好久了

只能说美国找工作太容易了，只会sv在国内连应届生面试都过不了

你的留言我回复不了，没有鳄梨。你要是有telegram我可以加你哈哈~

现在大厂基本都是UVM，即便你不会UVM，他们也会变相考察你TB的基本概念，类似monitor/driver之类的，以及OOP 的概念。