注册一亩三分地论坛,查看更多干货!
您需要 登录 才可以下载或查看附件。没有帐号?注册账号
x
Marvell digital IC design
一上来把简历问了个底朝天,每一个verilog,VHDL project都要问,甚至差点把FSM和function写出来,真的很细,简历一定要认真准备。technical 部分其实很基础:3个verilog 对比,“==您好! 本帖隐藏的内容需要积分高于 188 才可浏览 您当前积分为 0。 使用VIP即刻解锁阅读权限或查看其他获取积分的方式 游客,您好! 本帖隐藏的内容需要积分高于 188 才可浏览 您当前积分为 0。 VIP即刻解锁阅读权限 或 查看其他获取积分的方式 dder的真值表和logic。setup/holding time提了一下。 |