23 fall ECE，IC design 还是Machine Learning？跪求前辈们意见，回复全部加米！！！

紫竹熊猫 发表于 2023-04-21 00:29:45
但是感觉System Verilog这一套学下来，又是数学公式又是实验。感觉怎么比力扣的难度要大很多呀

System Verilog 沒有數學啊⋯⋯ @@？

ECE2020 发表于 2023-4-21 01:15
System Verilog 沒有數學啊⋯⋯ @@？

不是，我是说这一整套，从本科的拉普拉斯变换 傅立叶变换 概率论 矩阵论什么的 学下来很花时间。感觉转码刷力扣下来要花的难度是不是要小很多？

紫竹熊猫 发表于 2023-04-21 01:30:46
不是，我是说这一整套，从本科的拉普拉斯变换 傅立叶变换 概率论 矩阵论什么的 学下来很花时间。感觉转码刷力扣下来要花的难度是不是要小很多？

你說的那些驗證面試時都不需要會（當然會也很棒
你可以本科什麼都沒學好gpa低，但只要很會system Verilog 一樣能做驗證。這是兩件事……

来学习的，多看多听没毛病

同问帮顶
USC23fall vlsi

好贴帮顶zszszs

紫竹熊猫 发表于 2023-04-21 01:30:46
不是，我是说这一整套，从本科的拉普拉斯变换 傅立叶变换 概率论 矩阵论什么的 学下来很花时间。感觉转码刷力扣下来要花的难度是不是要小很多？

我感觉这些其实对IC engineer的帮助就像微积分对sde的帮助一样，相当于是一个人知识基底，但是其实对最终focus在的工作没有明显的帮助

ECE2020 发表于 2023-4-21 01:46
你說的那些驗證面試時都不需要會（當然會也很棒
你可以本科什麼都沒學好gpa低，但只要很會system Verilog  ...

这么一说好像也很有道理

我两年多前EE phd毕业，现在在做digital IC design。我老婆做embedded。
1. 数字IC除了RTL design（设计），DV(验证），validation之外，还有很大一块是physical design（PD)。硬件各个职位薪水差别不大，并不存在验证钱比设计少很多的情况。而且DV更方便跳槽，因为通用性更高（PD比DV还高）。不同模块的RTL design差别很大，比如做full digital PLL 和做CPU cache就需要完全不同的技能树，前者需要懂控制理论在RTL coding之前会花很多精力计算、跑matlab，后者则需要懂cache coherence那些计算机体系结构的东西。这俩IP如果从头做，等做出来都够写一两百页的博士论文了。假如一个人做了几年DPLL，再跳槽去做CPU的组，可以算半个转行了。DV的话，不同模块工作也不一样，但是DV的技能大部分在UVM本身，所以对做的东西没那么强依赖性。
“如果追求IC design的话，懂的前辈可以给一点选课建议以及应该怎样提升自己吗？” - 可以学学computer architecture，digital signal processing，通信原理，控制理论，机器学习，图形学都可以学学这种IC应用相关的多多益善。VLSI这些课应该都是必修就不说了。然后有用FPGA的课尽量去上，多做点FPGA项目（当然如果有IC项目那更好，不过MS估计没机会流片）
“应该选择什么岗位去累计自己的经验然后以后能进入design岗呢？” - DV，不过没必要转行
“如果硬件读博的话，前辈们有什么推荐的方向呢？” - 这个话题比较复杂，一句话说不清。不过如果lz读博主要目的是毕业后来工业界工作的话，选导师前去看看他们组里学生毕业都去哪了。
2. 据我所知，走AI需要读博。转码的话，就直接找普通的SDE就好了，门槛低，工资高，没必要专门做AI。
3. 不建议做embedded，钱并没有比做硬件多。既然都去写软件了，不如直接找SDE，职业发展更好。
4. IC领域的architecture是指整个芯片或者subsystem的功能设计，和互联网企业里说的架构不是一个东西。不同芯片的architect也非常不一样，比如我之前项目的architect在IC领域摸爬滚打几十年了，又懂digital又懂analog又懂软件还懂PCB设计。也有些architect会focus在小方向上，比如专门做power-performence优化。不过architect人数很少就是了。

还是走软件吧