Cadence Design Engineer(DDR IO)电面面经

补一个比较早的面经，虽然没有过，知道一直坚持EE的同学相比CS不那么容易找到资源，但分享给EE的小伙伴，祝找工作顺利~顺便求一波大米~
公司：Cadence
地点：Cary, NC
岗位：Design Engineer(DDR IO)

1.10突然收到一个邮件（当时没有印象投了Cadence），如下：

Hello

I am XXX and I manage a team of DDR IO designers in the Cary, NC site.
We may have an opportunity for you – please refer to“(Web Link)”
If you are interes

您好！
本帖隐藏的内容需要积分高于 188 才可浏览
您当前积分为 0。
使用VIP即刻解锁阅读权限或查看其他获取积分的方式

游客，您好！
本帖隐藏的内容需要积分高于 188 才可浏览
您当前积分为 0。
VIP即刻解锁阅读权限 或 查看其他获取积分的方式
Unlock interview details and practice with AI
Curated Interview Questions from Top Companies

go ahead with your application

确实招模拟的时候，很喜欢考察Razavi这本书里的知识，如果找New Grad/Entry-Level的话问的问题里基础知识占得比例很大。这对刚毕业的同学来说也是好事，你只要熟悉课本就有机会拿到Onsite

EE即将开始找工作的小伙伴加油！

谢谢楼主分享这个罕见的内容，想给你加很多米，可惜我只有加一颗的资格

qdaudioqd 发表于 2019-6-26 20:44
谢谢楼主分享这个罕见的内容，想给你加很多米，可惜我只有加一颗的资格

哈哈谢谢~你只能加一颗，但你加了你的全部

Cadence的design engineer中国人挺难进的，因为需要经常和客户沟通所以团队都是以印度人为主，相反R&D中国人和台湾人非常多。楼主加油。

design engineer不容易，原来transistor model和寄生参数很重要。