对llvm有一个事情不理解

有个公司他们要招聘写编译器的人。他们是人工智能行业的芯片公司，打算做rtl simulator，说是要把
systemverilog程序转换成intermediate representative，然后再用llvm把intermediate representative转换
成可执行文件。

请大家帮我看看，这个过程是怎么一回事，怎么把systemverilog程序转换成intermediate representative，
是用llvm来做这个把systemverilog程序转换成intermediate representative的工作吗？


我知道llvm是用来写编译器的，但是在这个过程中，在哪里需要写编译器的工作？

把源程序（systemverilog）转换成IR，这不就是编译器frontend干的事吗，scanner parser 还有type checker……然后把IR转换成可执行文件，这就是编译器backend干的事，相当于code generation。说起来frontend有很多根据语法自动生成scanner和parser的工具，比如antler，硬要用llvm手写个前端也可以……但没必要，我感觉llvm用的比较多的地方还是中间的optimizer和backend

BenTully2077 发表于 2021-6-9 16:29
把源程序（systemverilog）转换成IR，这不就是编译器frontend干的事吗，scanner parser 还有type checker… ...

既然程序都按照systemverilog的格式写好了，就拿systemverilog的编译器来运行不就可以了吗？
为啥还要用llvm来把这个按照systemverilog的格式写好的程序转化成intermediate representative，
然后再继续用llvm把这个intermediate representative转化成可执行文件呢？

应该是想把rtl直接生成c/c++仿真器 这样跑的快些 讲真 还不如直接招做modeling的搭一个仿真平台 比这来的快。