有没有学长学姐可以指导下你们硕士阶段vlsi学些什么啊？

本人大三，现在想提前找些vlsi相关的书开始看起来，希望有过来人能指点一二，谢谢啦

VLSI/ASIC前端用verilog设计，调用standard cell生成logic circuit分析，后端用OOP与脚本语言做verification。Standard cell的设计基于CMOS 设计pull-up&pull-down network，学校里用cadence较多。此外，对CMOS的power，timing与area的分析也需要掌握。可以先从Digital CMOS看起，同时不断提高相应编程能力

hhx821982 发表于 2014-2-19 23:27
VLSI/ASIC前端用verilog设计，调用standard cell生成logic circuit分析，后端用OOP与脚本语言做verificatio ...

verification不是后端。后端一般是指physical design，从synthesis到place&route

hhx821982 发表于 2014-2-19 23:27
VLSI/ASIC前端用verilog设计，调用standard cell生成logic circuit分析，后端用OOP与脚本语言做verificatio ...

verification也以verilog/system verilog居多

理论知识研究生会学，现在就是玩玩FPGA，写写简单verilog，学习C++以及一门脚本语言perl/python coursera上有C++和python课 不过lz现在拿到ad没？这么早就学