【分享】一个USC的VLSI学习指导...太棒了

原谅楼主看到好资料心里就特别激动的臭毛病。。
这是USC网站上扒下来的,一个教授写的
对整个VLSI design verification flow都粗略介绍了一下..有助于初学者把握一些基本的概念..
无奈水平太次...整个看下来还是好多概念比较模糊..主要很多level的东西完全米接触过不是很会区分
VLSI这条路任重而道远啊....大家多多交流...上一个top-down flow chart

废话不多说了,见附件....
VLSI @ USC.pdf (204.78 KB, 下载次数: 539)

2012-12-24 11:14 上传

点击文件名下载附件
下载积分: 大米 -1 颗

沙发也自己占了。。提几个疑问。。
1. Physical design可以算作是back-end 工作吗？一般公司也很少有机会从front-end到back-end一整套接触吧？
  现在所谓的数电类好找工作的position是不是也多是前端的工作呢？

2.一些面经中提到的behavior问题是指的什么？是指的behavior-level的东西吗？

3.看了一些面经有些verification的职位要求掌握OOP，有些verification要求掌握一些scripting language例如perl,tcl
  这个是因为针对的level不同而有的区别吗？

4.Circuit-level verification和system-level verification有什么区别？是不是所用到的语言也有区别呢？

5.verification和validation的区别在哪里呢？似乎米见过validation的职位啊？

因为breuer是搞testing和cad的，所以他把后端的画的很详细。

1.
physical design肯定属于后端，大公司里一般没有人同时做前后端，所谓的做芯片的好找工作是包括前端后端，找工作差不多

2.
不是。自己google吧

3.
搞软件和硬件的单位都希望招来的人能会一点脚本语言，是为了提高工作效率，和知识没什么关系。我不知道你说的level是什么，也没听过什么level和要求的语言有什么关系

4.
这两者不一定是mutual exclusive，大多数做电路的用spice仿真做验证，非要把spice说成一门语言的话就是spice了。系统级的验证方法太多了，主要和方法论有关，语言用c，c++, system-verilog, verilog, system-c的都有

5.
validation的职位非常多，一般是post-silicon validation，就是芯片回来之后的工作。

liuzhe0320 发表于 2012-12-24 15:35
因为breuer是搞testing和cad的，所以他把后端的画的很详细。

1.

谢谢学长回答。。我自己也在多看看呐。。

多谢。想申请VLSI，还是没搞明白这是干啥的~呼。希望能申请上

这教授是做test的大牛，但是其实USC很少有学生选CAD方向，这学期13个人选了这个教授的课（MS）

zapstart 发表于 2012-12-29 12:19
这教授是做test的大牛，但是其实USC很少有学生选CAD方向，这学期13个人选了这个教授的课（MS）

581吧？俺们那届包括远程学生才8人

581?刚刚看了还只3个人选了额...
prof发了封邮件狂赞Breuer...

非常感谢楼主的分享，收下了~

唔。新人报道求大米。。。没有权限下载太悲惨了。。。