求VLSI(超大规模集成电路)的真相！

先谢谢大家啦~
lz即将要到美帝USC去读EE MS，预计2015年暑假毕业~录取的是EE General，然后自己准备选VLSI(超大规模集成电路) track，一是因为本身就喜欢，二是好就业。
问题是，今天听说VLSI读着特别辛苦，几乎天天熬夜，和轻松的track形成鲜明的对比；工作的时候每天加班，比搞互联网还累，男生基本都要变秃。。求问真相是怎么样的？lz女生，不怕辛苦，可是什么都没有身体重要，想活到70岁以上~
另外，开学的时候可以考placement exam，就是说考过一些试，然后某些基础课就不用选了。不过如果都选高级课导致GPA比较低，是不是反而没有课程简单但GPA高的同学有优势呢？
再次感谢~么么哒~

ya_ch_yv 发表于 2015-2-13 14:04
同学也是VLSI的？

对啊。。。

kaneroy 发表于 2013-7-11 09:12
我指"前端不变，process不变，后端重做认真做用力做发狠做的话 (VLSI CMOS level的优化，10%-20%的提高(功 ...

除了 VLSI设计，还有arch设计，micro-arch设计，以及优化RTL implementation啊，怎么就直接从logic synthesis及以下直接跳到system software了。从arch ---> micro-arch ---> logic design/RTL，到处都有优化的可能，也是大部分学集成电路设计的学生的就业重点。
数字电路设计是比软件底层，可是越高一级的优化设计越能提高性能从何而来？这句话就和『越底层的革命越能带来质的飞跃』一样让人无力吐槽，因为太过general因而没有指导性，纯属空对空瞎扯。

btw，logic synthesis optimization非常底层，和软件没啥关系。优化的算法完全基于硬件知识和经验，只是最后一般做成EAD软件让人使用而已。难点不在做成软件上，而在于算法。

好找工作的track都辛苦，既然来美国读书课，经常熬夜是避免不了的。我们这边凡是想留美国找工作的，都是多少个通宵熬过来的，只有一小部分家里早就在国内给安排好工作了的，选了些很轻松的课，过的比较悠闲。
具体说到工作，跟公司，跟你去哪个组有很大关系。我认识的做VLSI的也有不少每天10点上班下午4点多下班，很悠闲的。既然喜欢就选择呗，苦尽甘来，读书的时候不累一点怎么可能在美国找的到好工作，除非你是天才。找工作的时候一般都会允许你问他们这个职位大概每周工作多少小时，是否经常加班出差，这是你的权力。

读书是否辛苦，工作是否辛苦都是不一定的。楼主既然对VLSI有真爱那就没什么好担心的，因为这样的人往往从任务下来就全力以赴，熬夜会比别人少些的（甚至没有）。

问题是vlsi就业前景怎样？

VLSI已经从09年火到现在了，学硬件的人基本都转VLSI了，不知道还能火多久。明年TSMC 16nm，16年（你毕业后一年）是10nm，10nm以后，工艺肯定会放慢脚步，itrs预计工艺会停在6nm。工艺放慢脚步的话，digital circuit level的东西能做的会少很多。感觉转软件，或者system level会好点吧。
辛不辛苦看基础吧，本科学的数电话，研究生基本不用花多少力气，多选些难的课没错的。有时候你自己认为数电是什么和真正公司里做的差别很大。很多时候你所感兴趣的“数电”，工业界根本没人做。多做点实习，或者多去实验室转转，可以了解下这个领域。

sw24449 发表于 2013-7-8 09:46
VLSI已经从09年火到现在了，学硬件的人基本都转VLSI了，不知道还能火多久。明年TSMC 16nm，16年（你毕业后一 ...

说反了啊，没有dennard scaling之后，设计方面的事情只会越来越多。因为以往不用花心思改设计，只要tech node演进就有大幅性能提升，以后这样的红利没了。

上面qianwang说得好，熬不熬夜幸苦不辛苦因人而异。

又看到个13FALL USC学VLSI的。。。哥是12FALL在这里学VLSI的。。不得不说做好熬夜的准备吧

killer005mh 发表于 2013-7-10 06:55
又看到个13FALL USC学VLSI的。。。哥是12FALL在这里学VLSI的。。不得不说做好熬夜的准备吧

因为经常有project 要赶吗？